電路仿真如何使用Block子電路建模功能

CST Design Studio Project Block

場路協(xié)同仿真在CST中是一個常見的應用。當電路比較復雜，元器件較多時，估計每個用戶都會覺得眼花繚亂。下面介紹一個小功能，通過一個block來代表一個子電路，從而使電路界面更簡潔，使電路拓撲一目了然。尤其當使用大量重復的子電路時，該功能更是讓能夠大量節(jié)省電路建模時間。

CST Design Studio Project Block如下圖所示

1.把該block拖入到電路界面中，此時block沒有pin腳，會在schematic選項卡旁邊彈出一個新的選項卡，名字是DESPARA1。我們將Schematic作為主電路，將DESPARA1作為子電路。

2.在DESPARA1中的創(chuàng)建子電路，子電路對外的pin用external port表示，同時可以修改port的名字。也就是在子電路（DESPARA1）中有幾個External port，在主電路（Schematic）中的CST Design Studio Project Block中就有幾個pin，如下圖所示

3.此時就可以在主電路中進行仿真了。需要提醒的是，在主電路仍然需要增加External port，而子電路中的port只是子電路與主電路之間的接口。

4.在子電路中可以添加probe，通過這種方法，可以查看子電路內部的電壓電流波形。添加probe后，當主電路完成仿真后，會出現后綴類似（DESPARA1）的probe的仿真結果，這就是子電路上監(jiān)測到的電壓/電流波形。如下圖所示

5.此外子電路中也可以添加CST Design Studio Project Block。子電路的block可以理解成下一層的子電路。

總結：CST有很多小功能能夠助力仿真效率提升，我們一起用，一起飛。