CST PCB工作室基于2DTL模型的差分帶狀線設(shè)計與仿真實例

通過這個案例中，你將了解到：

1、CST PCB工作室建模設(shè)置；

2、2DTL求解器生成微帶差分線的等效電路；

3、設(shè)置一個瞬態(tài)任務(wù)求解微帶差分線的電氣特性。

1. 建模設(shè)置

我們創(chuàng)建一個新的PCB 項目，并將其保存為"Differential Striplines"(相同名稱的完整示例也可以從Component Library中獲取) 。

1.1 設(shè)置材料&PCB邊框

在第一步中，我們進入導(dǎo)航樹，展開"materials"文件夾調(diào)整材質(zhì)"fr4"的默認值；點擊"Board"文件夾設(shè)置PCB邊框?qū)傩?，如下圖所示：

1.2 設(shè)置Layers Stackup

接下來，我們通過Home: Layout d Stackup打開疊層結(jié)構(gòu)編輯器。在第一步，我們添加一層額外的絕緣層(Dielectric)和信號層(Signal)。然后將TOP和BOT層的圖層類型更改為“Reference Plane”，并將兩個參考平面標(biāo)記為“fill Up”，軟件將自動用金屬填充整個層。按F5來更新主視圖。完成這些步驟后，疊層應(yīng)該如下圖所示:

1.3 設(shè)置Net Editor

然后我們通過Edit: New Object d Net新建網(wǎng)絡(luò)，生成如下圖所示的兩個網(wǎng)絡(luò):

通過Home: Layout dNet Editor 將兩個網(wǎng)絡(luò)“sig-p”和“sig-m”聲明為相應(yīng)的差分信號線:

1.4 繪制Trace

接著，我們可以繪制平行走線。通過Edit: New Object dTrace進入新建走線設(shè)置窗口（按ESC鍵），參考下圖設(shè)置，創(chuàng)建的走線將是net：sig-p的一部分；第二個走線的設(shè)置與第一個走線的設(shè)置類似；

1.5 定義Terminal

現(xiàn)在，我們需要在兩條走線的兩端都放置一個終端。因此，我們通過Edit: New Object d Terminal(按ESC鍵)打開終端編輯對話框。我們添加的四個終端，這些終端將在后面2DTL求解器生成微帶差分線的等效電路時，會產(chǎn)生相應(yīng)的pin腳，終端值如下所示:

T1: Layer Signal, Net sig-p,  x=0mm,     y=100.45mm

T2: Layer Signal, Net sig-p,  x=600mm, y=100.45mm

T3: Layer Signal, Net sig-m, x=0mm,     y=100mm

 T4: Layer Signal, Net sig-m, x=600mm, y=100mm

最后，如果你放大布局，應(yīng)該如下圖所示: 

2.2DTL求解器生成微帶差分線的等效電路；

現(xiàn)在我們可以生成微帶差分線的等效電路。首先，進入導(dǎo)航樹，選擇網(wǎng)絡(luò)“sig-p”和“sig-m”。通過按Home: Parasitic Extraction d2D (TL)打開2D (TL)對話框。選擇Selection選項欄，通過按“add”或從導(dǎo)航樹中拖動所選項目，將這兩個網(wǎng)添加到selected nets列表中，如下圖所示: 

接下來我們切換到Modeling選項卡，將參數(shù)“Model valid up to frequency”設(shè)置為10GHz，如下圖所示。其他設(shè)置都保持默認值（2DTL Modeling窗口的更多設(shè)置，用戶可以點擊相應(yīng)窗口的“Help”按鈕獲取相關(guān)幫助文檔，我們公眾號也會在后面的文章中對相關(guān)設(shè)置做更詳細介紹）。

現(xiàn)在，按下Start按鈕，在主窗口中，點擊Schematic選項欄將窗口切換到CST設(shè)計工作室界面，我們可以看到帶狀差分線生成的原理圖符號，按照下圖的原理圖加載器件。

其中，P1和P2為差分端口，測量t1 ~ t3和t2 ~ t4之間的電壓。

3.設(shè)置一個瞬態(tài)任務(wù)

在CST設(shè)計工作室界面中，點擊“New Task”,在彈出來的窗口中，選擇“Transient”，如下圖所示：

在對應(yīng)的“Task”參數(shù)列表中我們選擇“Excitations”選項欄，然后選擇“Define Excitation”，一個新的對話框?qū)⒃试S我們定義激勵，如下圖所示:

之后，我們切換到“Transient”選項欄，并將最大模擬時間更改為20ns:

最后，按下Update圖標(biāo)以啟動仿真。下圖是仿真的結(jié)果。

可以看到，信號通過差分線大約有4ns的延遲時間，由于一些信號反射，P1端的電壓略高于P2端。