CST電源濾波電路仿真四：電容耦合仿真

作者 | Zhou Ming

*圖片來(lái)源于網(wǎng)絡(luò)

對(duì)于大多數(shù)EMC仿真的初學(xué)者來(lái)說(shuō)，從EMI濾波電路仿真開(kāi)始入手是一個(gè)非常好的選擇。傳統(tǒng)的電路仿真可以計(jì)算理想情況下濾波電路的插損，但無(wú)法考慮PCB走線、器件布局、電容接地位置以及器件之間耦合的影響，所以仿真精度非常低。相比純電路仿真，CST的3D仿真可以考慮上述所有因素的影響，從而得到非常精確的結(jié)果。

今天我來(lái)給小伙伴介紹CST電源濾波電路仿真（四）——電容耦合仿真。

1、選擇標(biāo)稱容值3.3uF的薄膜電容，其內(nèi)部結(jié)構(gòu)如下圖所示，兩端分別是金屬Pin腳，兩極間有多層薄膜電極互相疊卷在一起，中間有電介質(zhì)材料隔離。

2、了解電容內(nèi)部結(jié)構(gòu)后，開(kāi)始創(chuàng)建電容的3D模型，主要包括繞制的金屬薄膜電極、兩側(cè)Pin腳以及中間的介質(zhì)材料。

3、利用CST的低頻Es求解器可以很方便的計(jì)算容值，仿真出的結(jié)果是3.29uF，非常接近電容的規(guī)格3.3uF。

4、接下來(lái)我們仿真電容的阻抗曲線，這時(shí)候切換到高頻F求解器。在構(gòu)建3D模型的時(shí)候，要特別注意兩側(cè)Pin腳的長(zhǎng)度以及連接位置，盡量做到與實(shí)際一致。從CST的仿真結(jié)果來(lái)看，仿真和測(cè)試結(jié)果的一致性非常好。

已有的電容曲線測(cè)試和擬合結(jié)果

CST 3D仿真結(jié)果

CST仿真vs測(cè)試 對(duì)比

5、接下來(lái)我們?cè)陔娙莞浇僭黾右粋€(gè)電感模型，模擬電容與電感之間耦合的場(chǎng)景，分別對(duì)比電感水平放置和垂直放置兩個(gè)不同方向的耦合。

從仿真結(jié)果來(lái)看，場(chǎng)景2的耦合要明顯強(qiáng)于場(chǎng)景1，這對(duì)于在器件布局階段，如何選擇最優(yōu)的擺放方向有很大的指導(dǎo)意義。