CST系統(tǒng)級(jí)RS仿真（五）- EUT測(cè)試布置建模及掃頻模式仿真

作者 | Zhou Ming

CST系統(tǒng)級(jí)RS仿真（一）——天線建模

CST系統(tǒng)級(jí)RS仿真（二）——RS仿真場(chǎng)地較準(zhǔn)（掃頻模式）

CST系統(tǒng)級(jí)RS仿真（三）——RS仿真場(chǎng)地較準(zhǔn)（單點(diǎn)加擾模式）

CST系統(tǒng)級(jí)RS仿真（四）——生成RS調(diào)制信號(hào)

本期將繼續(xù)介紹進(jìn)行系統(tǒng)級(jí)RS仿真的方法。下面是IEC61000-4-3標(biāo)準(zhǔn)中規(guī)定的測(cè)試場(chǎng)景，我們3D建模的EUT布置，要符合標(biāo)準(zhǔn)的要求。

通常情況下，RS的干擾信號(hào)都是沿著cable進(jìn)入設(shè)備內(nèi)部，進(jìn)而影響了PCB上的關(guān)鍵信號(hào)。今天我們以一個(gè)開(kāi)關(guān)電源模型為例進(jìn)行系統(tǒng)級(jí)RS仿真。

首先，從CST模型庫(kù)里調(diào)用一個(gè)DCDC電源的模型，運(yùn)行算出S參數(shù)。為了提升效率，仿真頻段設(shè)置0-600MHz。如果大家要分析高頻問(wèn)題，那么仿真頻段自然要設(shè)置的更高些。

利用Spice Extraction把S參數(shù)轉(zhuǎn)換成spice模型。一般來(lái)說(shuō)，CST的Spice Extraction已經(jīng)能夠滿(mǎn)足要求，如果需要更高精度的仿真（例如SI仿真），建議使用CST 專(zhuān)用的宏模型處理工具IDEM。

接下來(lái)創(chuàng)建3D模型，左側(cè)為L(zhǎng)ISN，右側(cè)為電源模塊，中間為兩根DC輸入cable。

3D模型創(chuàng)建好之后，回到CST電路工作室，導(dǎo)入PCB的spice模型，完成電路模型的搭建。

然后，我們進(jìn)行掃頻模式的仿真。創(chuàng)建一個(gè)AC task，用CST系統(tǒng)級(jí)RS仿真（二）——RS仿真場(chǎng)地較準(zhǔn)（掃頻模式）中較準(zhǔn)后的port signal作為激勵(lì)。

運(yùn)行后我們可以看到不同位置的接收的干擾噪聲量級(jí)。下圖是DC+與DC-之間的差模噪聲。

同樣，我們也可以得到PCB板上C1_1_2電容上的差模噪聲，如下圖。