CST MWS耦合傳輸線的特性阻抗.

看文獻里的一篇文章，按文獻里參數我用cst的line impedance算了一下阻抗為183歐姆，而文獻中是140歐姆左右，我改變頻率的話這個值也沒怎么改變，然后又用ie3d仿了一下，發(fā)現不僅值不一樣，而且ie3d中的阻抗隨頻率變化很大，所以我就不知道到底是哪個環(huán)節(jié)出錯了，想問問大家共面帶狀線的阻抗隨頻率變化大不？這是ie3d的截圖

首先，名詞混亂，這個并不是Coplanar Stripline，而是Coupled Microstrip。
其次，我算出來的模式1的line impedance是170.2歐姆。
第三，你確定"Z11"和"line impedance"是一個概念？
第四，“共面帶狀線的阻抗隨頻率變化大不？”什么阻抗？Characteristic Impedance還是Input Impedance？請描述清楚！

1.我一直認為有地的是Coupled Microstrip，而沒有地的就是Coplanar Stripline...難道是理解錯了？
2.對于我上傳的模型嗎？你沒有做更改，比如端口大小等？算出來是170.2歐姆？
3.非常感謝提醒，我算了一下，z11應該是指二端口開路時的輸入阻抗并不是特性阻抗！
4.我指的是特性阻抗哈，如果是輸入阻抗的話，除非其它端口完全匹配，不然輸入阻抗的大小肯定是隨長度變化的...按照我的仿真結果來說，它的特性阻抗隨頻率變化不大！

嗯，嚴格地說，Coupled Microtrip也不準確，我想更準確的應該是"Un-grounded Coupled Transmission Lines"。個人理解，Stripline應該位于介質內部，外圍有“地”。
端口上下擴展了一些，左右收縮了一些，頻率計算的是6 GHz。

哦，非常感謝哈，我是看到有些英文文獻確實是把這種結果稱之為coplanar stripline，不過這都不重要...
想問一下你這個端口的大小基本是按照什么規(guī)則來的？我發(fā)現微帶結構的波端口設置對于特性阻抗大小關系很大，剛開始我設置的比較小，算出來的阻抗就是200多，后面慢慢變大了就變到了180左右...cst的端口設置沒有具體講到這種結構的端口大小，我也只是根據cst微波工作室中微帶線或者共面波導等結構的波端口大小來估計的...

CST MWS幫助文件《Waveguide Port Overview》

嘿嘿...line impedance是Characteristic Impedance還是Input Impedance？

頂 我也遇到這種問題

這種是CPS線 很多IEEE上文獻這樣命名的 而且很多人也在研究這個

嘿嘿，還是我自己來回答一下自己的問題吧！
我驗證了一下，line impedance應該是指端口的特性阻抗而不是輸入阻抗！
我仿真了一個同軸饋電的單極子天線，當我改變天線長度時，impedance基本不變，而且這個值也等于同軸線的特性阻抗，所以我認為line impedance是指特性阻抗而不是輸入阻抗...