Cadence Allegro Layout文件無(wú)法導(dǎo)入CST2019

1.Cadence Allegro Layout文件，在2013年導(dǎo)入過(guò)CST，沒(méi)有問(wèn)題；
2.同樣的Cadence Allegro Layout文件導(dǎo)入CST 2019，報(bào)錯(cuò)，說(shuō)版本過(guò)低或?qū)氲奈募黄茐模?br />3.求助大神們：
CST 2019對(duì)導(dǎo)入的Cadence allegro的Layout文件版本，有要求嗎?

你用的是哪一個(gè)版本的Cadence?
對(duì)Cadence版本應(yīng)該是有要求的

Candence 16.5可以的， 16.6不行；

建議你從Cadence以DXF導(dǎo)出、CST 2019以2D DXF導(dǎo)入...
CST 2019可以在DXF導(dǎo)入時(shí)設(shè)置疊層厚度、材料....這樣就不會(huì)有版別上的差異！

謝謝
再請(qǐng)教一個(gè)問(wèn)題：
2D(TL modeling)時(shí)，有的Net報(bào)錯(cuò)，檢查發(fā)現(xiàn)，是MOS的Pad和覆銅重疊了，但他們是相同的網(wǎng)絡(luò)名；
這個(gè)怎么解決?
ERROR:
Invalid cross section geometry
section: S_1_1 overlapping conductors s_1_2
Creating Transmission line model terminated.

Candence以DXF導(dǎo)出，那元件的位置號(hào)等信息，還會(huì)保留嗎?

1、只要你有導(dǎo)出全部的疊層(substrate、trace、Comment...)，都會(huì)被CST導(dǎo)出。
2、DXF缺省設(shè)置是全部的疊層都堆疊在X/Y平面，Z的高度(厚度)需要你自己填入，你要有3維疊層的能力！(同時(shí)你還需要設(shè)置各層使用的材料)

我導(dǎo)入16.6沒(méi)有出現(xiàn)問(wèn)題，成功的。