為什么得不到完美的50歐姆

站內(nèi)有很多關(guān)于端口設(shè)置的資料，都看了，但是在微帶線仿真是還是會遇到問題，計(jì)算與仿真總差這么1，2歐姆。
模型很簡單，微帶線線寬1.65mm，rogers4350 板材 Er=3.66厚度0.762mm，銅箔0.035mm厚，板寬20mm，長60mm，如圖1

通過cst自帶的計(jì)算器可得阻抗為49.43歐姆，當(dāng)然這個(gè)大家都認(rèn)為是不精確的，如圖2

所以又用rogers的軟件算了下，阻抗為49.8歐姆，應(yīng)該比較準(zhǔn)

根據(jù)版主的“波導(dǎo)端口究竟設(shè)置多大”和幫助文件，分別進(jìn)行了仿真，邊界按例子設(shè)為電邊界

[attachment=57645]
但阻抗始終沒有到過49歐姆以上，不管是改端口大小，網(wǎng)格密度，模板，阻抗最大為48.6歐姆
（結(jié)果見樓下）
改變邊界為open，阻抗可以達(dá)到50歐姆，但從插損來看，是有問題的
所以，有人知道怎么達(dá)到完美的對應(yīng)，1歐姆的差異還是大了些，不知大HFSS的差異有多大？

計(jì)算結(jié)果

如何讓阻抗計(jì)算與仿真一致？總是差一些
謝謝哦！

你前面的幾種方法都是解析解，就是理論公式解，當(dāng)然和全波會有差別。

非常感謝
其實(shí)在實(shí)際做板的時(shí)候，加工廠家推薦的50歐姆微帶線尺寸與在cst仿真中對比也有1-2歐姆差距，在頻率較高的時(shí)候這幾歐姆的差距會對性能有較大的影響。
而且用cst自帶的傳輸線計(jì)算器得到的尺寸與仿真對比也有1歐姆的差距，所以我想這不是用解析解和全波的差別可以解釋的，非常感謝！
不知道各位工程人員在仿真和加工測試時(shí)是如何修正的？

“而且用cst自帶的傳輸線計(jì)算器得到的尺寸與仿真對比也有1歐姆的差距，所以我想這不是用解析解和全波的差別可以解釋的”
為什么？

這個(gè)不太懂呀

是不是頻率段內(nèi)只能接近50Ω，在某一點(diǎn)時(shí)會達(dá)到50Ω，不知道這個(gè)對不？

謝謝回復(fù)。
我的意思是這兩種方法之間有差別，但差別不會這么大。
我做同軸做的比較多，對仿真結(jié)果和加工實(shí)物對比吻合的很好。
但在電路板這塊，總會遇到這樣的問題。
仿真中得到微帶線尺寸與電路板廠商根據(jù)各個(gè)計(jì)算軟件像polar si8000（這個(gè)比較準(zhǔn)）或經(jīng)驗(yàn)的得到尺寸不一致；而且與cst自帶的插件也對不上，所以不知道該如何是好啊？
把cst自帶與微帶線相關(guān)的例子我也算了下，也有差距。除開端口設(shè)置，不知道是不是有什么問題我沒注意到。
謝謝回復(fù)！

實(shí)物和仿真的差別可以理解為介電常數(shù)的不同導(dǎo)致的
理論的差別再研究下