CST MWS仿真微帶功分器邊界條件的設(shè)定
我在用CST仿真一分多的微帶功分器，采用多級(jí)功分器級(jí)聯(lián)形式，每個(gè)功分器采用威爾金森結(jié)構(gòu)。我用的是Coupler(Planar,Microstrip,cpw)模板，該模板默認(rèn)的邊界條件是各邊界Et=0。
好不容易仿好了，各指標(biāo)都很正常?？蓪?dǎo)師說，應(yīng)該把邊界條件設(shè)為：open(add space)，這才符合實(shí)際情況（這個(gè)功分器實(shí)際使用時(shí)，沒有金屬封裝盒）。
之前我也參考了help文件微帶器件的仿真例子，各例子邊界條件都是Et=0，且Boundaries help文件中說，open(add space)建議用于天線問題。
我將邊界條件改為open(add space)仿了一下， 仿真很慢，且各指標(biāo)偏了。所以，求大神指點(diǎn)迷津，該用哪種情況啊？我凌亂了。
本帖提到的人: @EDATOP @deguo
仿真應(yīng)該與實(shí)際相結(jié)合，你導(dǎo)師的建議是對的。指標(biāo)偏了就調(diào)整貝
沒有必要add space，除非你能把網(wǎng)格尺寸調(diào)整到默認(rèn)邊界的密度。
如果實(shí)在糾結(jié)合實(shí)際相符，用open就可以了，模型邊緣多延伸出3個(gè)網(wǎng)格線。
我正按照open(add space)在仿。不過，為什么help里的微帶器件仿真實(shí)例的邊界條件幾乎都設(shè)置為Et=0呢？我認(rèn)為這些器件實(shí)際使用時(shí)也不見得需要金屬封裝
EDATOP的意思是用open(add space)后要把網(wǎng)格加密到與Et=0邊界條件時(shí)相當(dāng)?shù)拿芏劝桑苦?！這個(gè)很贊同！用add space 后微帶上的網(wǎng)格剖分就變稀疏了，必須加密網(wǎng)格，這導(dǎo)致網(wǎng)格數(shù)大大增加，需要更多的仿真時(shí)間。
為什么用open 就和可以和實(shí)際相符呢？用oen 的話好像是沒有反射啊，這還是理想的吧
因?yàn)閺碾姶偶嫒莸慕嵌葋碚f，微帶公分器，濾波器等應(yīng)用的時(shí)候一般都放在屏蔽盒中，自然就是電邊界了
仿真的時(shí)候還是要看實(shí)際情況
很謝謝你！
謝謝版主！以后設(shè)置邊界條件我會(huì)更加注意的！
模型邊緣多延伸出3個(gè)網(wǎng)格線怎么理解呢？
