問下waveprot的尺寸大小設置

一直用hfss,現(xiàn)在回過頭來看看發(fā)現(xiàn)waveport端口的大小設置有點捆擾了.
fullbook中是port(微帶結構)寬為微帶線寬段的5倍,高是基板厚度的4倍.
而西安電子科大的賈博士出的邊界與端口設置中,微帶結構中,(當微帶寬大于基板厚),port的寬是微帶寬的10倍,高是基板厚的6倍到10倍;;;;;,(當微帶寬小于基板厚),port的寬是微帶寬的5倍,高是基板厚的6倍到10倍.....
以前自己是按賈博士給的進行設置的.但最近做仿真,老出現(xiàn)不正常情況,后來做了下端口模式分析,發(fā)現(xiàn)好象按賈博的設置有問題.
不知道大家的waveport大小是怎么設置的.端口大小設置是不是只要不產生高次模就可以了.謝謝
(賈博士出的邊界與端口設置那篇文章相信大家都有的,也放上來吧)

我是寬大于線寬5倍以上，高大于厚度5倍以上，具體數(shù)值湊的一個整數(shù)，一般是不會有什么問題的。
不過以前不記得在哪里看見過的一份資料里面說過端口尺寸也不能太大（相對于airbox），是因為airbox相當于一個波導腔，端口大到某種程度會激勵波導的高次模，好像是這樣說的，我沒有深入研究過，希望哪位達人能夠解答一下。

麻煩高人回答下啊謝謝

比較傾向于采用full book里面說的設置方法，畢竟軟件是人家寫的

勞煩問一下賈博士出的書叫什么名字？

不是書啊,最上面不是有的下么

我也正為這個問題煩惱呢

學習一下, 具體的端口我是做終端驅動仿真的.好象不需要那么復雜吧.可能我說的不太妥.有錯請見諒.
貴在參與嘛.呵呵.

我一般使用5倍線寬。開始也想搞明白，最后不得已不了了之，反正現(xiàn)在仿真結果也相對較準

看這個在我加的附件里