關(guān)于CST端口阻抗的問題

CST求解cpw結(jié)束后，點(diǎn)擊結(jié)果中Wave port,會(huì)看到Wave impedance和line impedance,分別代表什么含義呢?而且我發(fā)現(xiàn)和Designer算出來的阻抗都差別很大。希望高手指點(diǎn)下。

沒關(guān)注過線阻抗，如果是從導(dǎo)帶到下地板的線阻抗的話，明顯漏掉了兩側(cè)的地啊。
一般信任wave port阻抗好了

我也在研究為啥差這么多。可能是Port size的問題，也可能是mesh的問題。有人能指點(diǎn)一下么。
至于，wave impedance,你可以根據(jù)z=square(e/u)來算。
Line impedance就是我們最常用的transmissionline的概念，一般會(huì)調(diào)整到50。